# 计算机的发展

- 计算机系统=硬件+软件

| | 第一代 | 第二代 | 第三代 | 第四代 |
|---|---|---|---|---|
| **年代** | 1946~ | 1958~ | 1965~ | 1971~ |
| **基础器件** | 电子管 | 晶体管 | 集成电路 | 超大规模集成电路 |
| **运算速度** | 几千~几万次/s | 几万~几万次/s | 几十万~几百万次/s | MIPS->GIPS->TIPS |
| **存储器** | 水银延迟线、磁鼓、纸带、卡片 | 磁芯<br>磁盘、磁带 | 半导体<br>磁盘 | 半导体<br>磁盘 |
| **特征** | 机器语言<br>汇编语言 | 算法语言<br>FORTRAN、ALGOL-60、COBOL<br>操作系统 | 软件技术、<br>外设发展迅速<br>小型计算机 | 微型计算机<br>多机处理/网络化 |

# 计算机体系结构中的8个伟大思想


- 面向**摩尔定律**的设计
- 使用**抽象**简化设计
- 加速**经常性事件**
- 通过**并行**提高性能
- 通过**流水线**提高性能
- 通过**预测**提高性能
- **存储层次**
    - 速度最快、容量最小且价格最昂贵的存储器处于顶层
    - 速度最慢、容量最大且价格最便宜的存储器处于底层
- 通过**冗余**提高可靠性

# 计算机的基本组成

## 冯·诺依曼计算机

- 计算机由**运算器、存储器、控制器、输入设备、输出设备**五大部件组成
- 指令和数据以同等地位存于存储器，可按地址寻访
- 指令和数据用二进制表示
- 指令由操作码和地址码组成
- **存储程序**：指令在存储器中按照顺序存放，通常是按顺序执行，特定条件下可以根据条件改变执行顺序。
- 以**运算器**为中心


## 哈佛架构与冯诺伊曼架构





- 程序空间与数据空间是否一体?
  - 冯·诺依曼结构数据空间和程序空间不分开
  - 哈佛结构数据空间和程序空间是分开的，允许同时取指令和取操作数，从而大大提高了运算能力
- 改进型哈佛架构（数据、指令分开，且总线复用），典型代表是DSP和ARM
- 现在的处理器
  - 外部总线上看是冯·诺依曼结构的
  - 从内部(cache)看是改进型哈佛结构。

# 现代计算机结构


- 以**存储器**为中心
- CPU=运算器+控制器
- 主机=运算器+控制器+主存储器





# 计算机硬件

1. **主存储器**








例：
MAR=4位 → 总共有 $2^4$ 个存储单元
MDR=16位 → 每个存储单元可存放16bit，
1个字(word) = 16bit

易混淆：1个字节（Byte）= 8bit
1B=1个字节，1b=1个bit

存储单元：每个存储单元存放一串二进制代码
存储字(word)：存储单元中二进制代码的组合
存储字长：存储单元中二进制代码的位数
存储元：即存储二进制的电子元件，每个存储元可存 1bit

## 2. 运算器





运算器：用于实现算术运算（如：加减乘除）、逻辑运算（如：与或非）

ACC： 累加器，用于存放操作数，或运算结果。
MQ： 乘商寄存器，在乘、除运算时，用于存放操作数或运算结果。
X： 通用的操作数寄存器，用于存放操作数
ALU： 算术逻辑单元，通过内部复杂的电路实现算数运算、逻辑运算

| | | 加 | 减 | 乘 | 除 |
|---|---|---|---|---|---|
| Accumulator | ACC | 被加数、和 | 被减数、差 | 乘积高位 | 被除数、余数 |
| Multiple-Quotient Register | MQ | | | 乘数、乘积低位 | 商 |
| Arithmetic and Logic Unit | X | 加数 | 减数 | 被乘数 | 除数 |

## 3. 控制器




CU：控制单元，分析指令，给出控制信号
IR：指令寄存器，存放当前执行的指令
PC：程序计数器，存放下一条指令地址，有自动加1功能

Control Unit
Instruction Register
Program Counter

# 硬件框图





图 1.7　典型的冯·诺依曼计算机结构框图





图 1.8　以存储器为中心的计算机结构框图







图 1.9　现代计算机的组成框图


# 计算机系统的层次结构




1. **计算机层次**




2. **计算机语言**




# 计算机性能指标

## 非时间指标

- **机器字长**：CPU 一次能处理的二进制数据位数
  - 与CPU中的寄存器位数有关。一般与内部寄存器的位数相等。
  - 目前常见的是32位和64位字长。
- **总线宽度**（数据通路带宽）：数据总线一次能并行传送的最大信息位数 （各硬件部件通过数据总线传输数据）
- **主存容量**：主存包含的**存储单元总数*存储字长**

  存储字长指一个存储单元能存储的二进制代码的位数。
- **存储带宽**：单位时间内与主存交换的二进制信息量，Byte/s
- **CPU内核数**
- **存储器的容量**：
  - MAR的位数反映存储单元数量
  - MDR反映每个存储单元大小

## 时间指标

- **响应时间/执行时间**：计算机完成某个任务需要的总时间
- **吞吐率/带宽**：单位时间内完成的任务数量 CPU
- **主频**：CPU工作的时钟频率（单位：Hz） （1秒钟CPU可以执行的时钟周期数）
- **时钟周期**：主频的倒数 （单位：微秒、纳秒）

$$\text{CPU主频(时钟频率)} = \frac{1}{\text{CPU时钟周期}}$$

- **时钟周期数/滴答数**：时钟周期的数量

- **CPI**（指令平均时钟周期数）：执行某个程序时，**每条指令**所需的**时钟周期数**（=一段程序中所有指令的时钟周期数之和 / 指令条数）

  指令数：执行某程序所需的指令数量

  - 不同的指令，CPI不同；
  - 同一个指令，CPI也可能发生变化；

$$\text{执行一条指令耗时} = \text{CPI} \times \text{CPU时钟周期}$$

- **CPU（执行）时间**：执行某一任务在CPU上所花费的时间
  - 不包括等待I/O或运行其他程序的时间

$$\text{CPU执行时间} = \text{程序的指令数} \times \text{CPI} \times \text{CPU时钟周期} = \frac{\text{CPI} \times \text{程序的指令数}}{\text{CPU主频}}$$

$$\text{CPU执行时间} = \text{时钟周期长度} \times \text{CPU时钟周期数} = \frac{\text{CPU时钟周期数}}{\text{CPU主频}}$$

$$\text{程序的CPU时钟周期数} = \text{程序的指令数} \times \text{CPI}$$

- **IPC**：CPI的倒数
- **FLOPS**：每秒执行多少浮点运算
- **IPS**：每秒执行多少指令

  **MIPS**：每秒执行的指令数（百万）

$$\text{IPS} = \frac{\text{主频}}{\text{平均CPI}}$$

# 常用数量单位

- **描述频率、速率时：**

  K=Kilo=千=$10^3$；M=Million=百万=$10^6$，G=Giga=十亿=$10^9$，T=Tera=万亿=$10^{12}$

- 描述存储容量、文件大小时：

  K=$2^{10}$；M=$2^{20}$，G=$2^{30}$，T=$2^{40}$

| 十进制 | | | 二进制 | | | |
|---|---|---|---|---|---|---|
| 术语 | 缩写 | 数值 | 术语 | 缩写 | 数值 | 偏差百分比 |
| 千字节 | KB | $10^3$ | 千比字节 | KiB | $2^{10}$ | 2% |
| 兆字节 | MB | $10^6$ | 兆比字节 | MiB | $2^{20}$ | 5% |
| 吉字节 | GB | $10^9$ | 吉比字节 | GiB | $2^{30}$ | 7% |
| 太字节 | TB | $10^{12}$ | 太比字节 | TiB | $2^{40}$ | 10% |

# 例题

**例1**：某CPU主频为1000Hz，某程序包含100条指令，平均来看指令的CPI=3。该程序在该CPU上执行需要多久?

- 100×3×(1/1000)=0.3s

**例2**：假设一台计算机主频f为1GHZ，在其上运行由$2\times10^5$条指令组成的目标代码，程序主要由4类指令组成，他们所占的比例和各自的CPI如下表所示，求程序的CPI、MIPS和程序执行时间。

| 指令类型 | CPI | 指令比例 |
|---|---|---|
| 算术和逻辑 | 1 | 60% |
| Load/Store | 2 | 18% |
| 转移 | 4 | 12% |
| Cache缺失访存 | 8 | 10% |

- CPI=1×60% + 2×18% + 4×12% +8×10% = 2.24
- MIPS== f ×(1/CPI)/$10^6$ = $1\times10^9$ /2.24/$10^6$ =446.4
- CPU时间=指令条数×CPI×1/f =(2 ×$10^5$)×2.24/$10^9$= $4.48\times10^{-4}$

  或者：CPU时间= 指令条数/(MIPS×$10^6$)= (2 ×$10^5$)/(446.4×$10^6$)

**例3**:

对于某特定高级语言语句的实现，两个代码序列所需的指令数量如下：

| 代码序列 | 每类指令的数量 | | |
|---|---|---|---|
| | A | B | C |
| 1 | 2 | 1 | 2 |
| 2 | 4 | 1 | 1 |

请问哪个代码序列执行的指令数更多？哪个执行速度更快？每个代码序列的 CPI 分别是多少？

**答案** | 代码序列 1 共执行 2+1+2=5 条指令。代码序列 2 共执行 4+1+1=6 条指令。所以，代码序列 1 执行的指令数更少。

基于指令数和 CPI，我们可以用 CPU 时钟周期数公式计算出每个代码序列的总时钟周期数：

$$\text{CPU时钟周期数}=\sum_{i=1}^{n}(\text{CPI}_i\times C_i)$$

因此

$$\text{CPU 时钟周期数}_1=(2\times1)+(1\times2)+(2\times3)=2+2+6=10\text{ 个周期}$$
$$\text{CPU 时钟周期数}_2=(4\times1)+(1\times2)+(1\times3)=4+2+3=9\text{ 个周期}$$

故代码序列 2 更快，尽管它多执行了一条指令。由于代码序列 2 的总时钟周期数较少，而指令数较多，因此它一定具有较小的总 CPI。CPI 可使用如下公式计算：

$$\text{CPI}=\frac{\text{CPU时钟周期数}}{\text{指令数}}$$

$$\text{CPI}_1=\frac{\text{CPU时钟周期数}_1}{\text{指令数}_1}=\frac{10}{5}=2.0$$

$$\text{CPI}_2=\frac{\text{CPU时钟周期数}_2}{\text{指令数}_2}=\frac{9}{6}=1.5$$

**思考：**

- 问：主频高的CPU一定比主频低的CPU快吗?

  不一定，如两个CPU，A的主频为2GHz，平均CPI=10;B的主频1GHz，平均CPI=1

- 问：若A、B两个CPU的平均CPI相同，那么A一定更快吗?

  也不一定，还要看指令系统，如A不支持乘法指令，只能用多次加法实现乘法；而B支持乘法指令。

- 问：基准程序执行得越快说明机器性能越好吗?

  基准程序中的语句存在频度差异，运行结果也不能完全说明问题